Kimi 杀死 EDA ？Cadence CEO 终于回应

近期，Kimi K3 在48小时内自主完成了一颗芯片的设计，全程未使用Cadence、Synopsys等商业EDA工具。这一消息引发市场热议，被比作2025年DeepSeek带来的冲击，也重新点燃了关于“AI大模型是否会取代EDA软件”的讨论。

在最新的财报电话会议和高盛会议上，Cadence CEO Anirudh Devgan对此连续作出回应。对于未来由大模型直接生成GDSII、绕过商业EDA工具完成流片的极端情况，他的结论是：三层架构会继续存在，EDA工具不会被商品化。

根据月之暗面的技术博客，这颗芯片面积为4平方毫米，运行频率100MHz，采用公开的Nangate 45nm开源标准单元库，共包含13个模块，从RTL到流片仿真的整个流程中，没有使用Cadence或Synopsys的授权IP或专有软件。

但Devgan认为，这是一个采用约20年前技术的小型设计，其频率比当前技术低20到30倍。“即使设计这样一个模块，他们依然需要EDA工具。”他指出，开源EDA工具已存在数十年，主要用于大学或某些专业领域，但“真正进行实际设计”时，人们仍会使用Cadence。

对于未来由强大大模型根据芯片需求直接生成GDSII、送往晶圆厂流片、完全绕过商业EDA工具的场景，Devgan认为，物理和数学上的“事实真值”依然存在。在9月9日的高盛会议上，他进一步解释了为何需要这一层。他表示，AI本质上是非线性拟合，而在复杂工程中，必须将AI与物理结合，AI可以提供更多场景进行优化，再由物理层完成优化。

Cadence一直强调的“三层蛋糕”，也是其AI路线的核心。最上层是AI Agent和编排，中间层是物理仿真和优化，底层是计算和数据。Devgan表示，AI必须在这种复杂工程软件和流程中“以物理为基础”，三层必须整合在一起。Agent擅长编排、规划和优化，但真正的导航和细节仍需中间层完成。

这也是Cadence强调的差异化优势。在上层，Agent需要芯片设计领域的知识、心智模型和知识图谱；中间层可通过深度API调用底层工具，且Cadence拥有更深入的引擎访问权限；底层则有Palladium等硬件系统。在高盛会议上，Devgan还介绍了Cadence目前的四个Super Agent，分别对应前端设计、物理设计、模拟设计以及PCB和封装。据他所述，这些Agent与中间层工具紧密集成，而Cadence拥有1万名研发人员同时开发上层和中间层。

这也是Cadence回应“AI杀死EDA”最核心的逻辑。Devgan表示，Agentic AI的意义不仅在于改善工具的输入输出，更在于自动运行设计流程。传统GenAI可以帮助查询文档，但真正有价值的是Agent能够定义工作流：A、B、C依次执行，遇到问题再继续处理。

过去，人类设计师通常只能同时进行三四次实验，而Agent可以运行100次实验。因此，Agent不是减少底层工具调用，而是调用更多底层工具。Cadence已经看到这种变化。ChipStack AI Super Agent拥有超过20个客户项目，并部署在多个芯片设计的生产环境中；早期客户结果显示，RTL验证速度提升超过40倍，一个典型的5周验证周期缩短到不到一天。

ViraStack已有超过25个客户项目，在模拟和定制设计中实现2到10倍效率提升。Devgan还表示，Cadence的Agentic AI业务采用“消费+订阅”的新模式，而中间层继续沿用原有商业模式。客户购买Agent，并不会停止购买底层EDA软件。原因在于，芯片设计本身的工作量正在指数级增长。Devgan回顾称，过去设计一个CPU需要500人、5年，现在30到40人、6个月即可完成，设计效率已提高约100倍，但芯片数量和设计活动仍在增加。

因此，Cadence的竞争并不只是一个AI模型。目前，其EDA产品覆盖数字设计、模拟、存储器、混合信号、封装和PCB，并长期与TSMC、Arm合作，同时扩大与Intel、Samsung的合作。Devgan表示，Cadence长期与TSMC合作，目前又进一步加强了与Intel和Samsung的关系。与此同时，IP业务今年增长30%，重点聚焦SerDes、PCIe、UCIe、HBM、DDR等关键IP，并继续面向低节点和HPC市场。

硬件也是Cadence体系的一部分。Devgan表示，现在已经“不可能”在没有这类硬件系统的情况下设计复杂芯片。Palladium等系统可以在芯片从晶圆厂回来之前，让芯片在Windows、CUDA、iOS等软件环境中运行，用于验证和软件开发；其定制硬件仿真速度大约是CPU模拟的1000倍。而这一需求仍在增长，因为芯片设计数量更多，芯片规模也越来越大。

Cadence目前看到的并不是AI让EDA消失，而是EDA与AI结合后，设计流程发生变化。一端是越来越多的Agent，另一端仍然是物理精确工具、计算和数据。Devgan表示，客户当然可以编写自己的Agent，也可以让Agent调用Cadence工具，但由于Cadence同时拥有上层和中间层，能够访问用户看不到的内部接口和优化能力，因此“很多时候Cadence自己做会更高效”。

这也是Cadence正在推进的方向：在四个Super Agent之上继续做更高层的编排，同时将Agent与底层EDA工具更紧密地结合起来。对于这场由AI带来的变化，Devgan的判断很明确：AI不会简单替代EDA，而是让AI Agent运行更多实验、调用更多底层工具，以应对不断增长的芯片设计复杂度。

所以，48小时自主完成芯片设计，真正值得关注的也许不是“EDA是否会消失”，而是一个新的设计方式正在形成：AI在上层做编排，EDA在中间层提供物理与数学“Ground Truth”，计算和数据在底层提供支撑。这就是Cadence所说的“三层蛋糕”。

本文来自微信公众号“坤少说”，作者：坤少，36氪经授权发布。